CDC 检查时一些同步RAM输出被同一个时钟采样,为什么会报一步问题,请各给大侠赐教

tg_zheng 发表于:2013-07-03 回复:0

求助master_callback和monitor_callback

lanmei_eda 发表于:2013-01-28 回复:0

我回来啦

case 发表于:2013-01-20 回复:3

反标SDF时说在某个net上有instance

frogman 发表于:2009-09-09 回复:0

发个ncverilog手册

htron 发表于:2009-09-08 回复:1

一两周内学会LEDA可能吗?

odingo 发表于:2009-09-07 回复:6

大侠们帮帮忙 RTC中断

cxs2002 发表于:2009-09-07 回复:3

nc中specify使用请教

wuking0509 发表于:2009-09-07 回复:0

请问VCS sdf 反标错误

cronaldo 发表于:2009-09-05 回复:4

ncverilog使用说明书

qinshu2004 发表于:2009-08-28 回复:0

求助 关于验证方法学

mzl830506 发表于:2009-08-27 回复:3

求教:VCS仿真SV代码的问题

tezhangonly 发表于:2009-08-27 回复:6

招聘帖:Nokia simens network SoC Verification Engineer

kingson_chu 发表于:2009-08-21 回复:3

求助:ncverilog用$shm_open就出错

冷酷到底 发表于:2009-08-21 回复:3

工作10年的工程师的心得

EDA_KK 发表于:2009-08-19 回复:5

Is NCSIM and NCverilog a same software?

wysrb 发表于:2009-08-17 回复:6

关于negative timing check

martianologist 发表于:2009-08-17 回复:3

求助关于VCS编译错误

lhx4240161 发表于:2009-08-17 回复:3

<绝对的好东西> The Verilog PLI Handbook

ardenmann 发表于:2009-08-13 回复:2

怎样验证8051?

zhangyifeng 发表于:2009-08-11 回复:4