楼主:wrl 时间:2009-9-04 09:09

书上说根据生成多项式对移位寄存器抽头,将抽头信号进行异或,结果反馈到移位寄存器的输入端,代码是这样的
register[6:0]<={register[0]+register[4],register[6:1]}
还说明治理根据生成多项式安排
哪位大侠能告诉我具体怎么安排呢,如果不是7位的寄存器,是其他的怎么办呢