楼主:zhr_jun 时间:2009-9-07 17:05

我是用的Modelsim-Altera 版本的仿真工具, 采用Quartus2内嵌Modelsim-Altera进行仿真,通过Quartus2的Nativelink直接连接Modelsim
问题描述:当我进行rtl仿真时总是会报出components is not bound的警告,而后仿真停止 结果是都是呈现红色的;但是改用gate level 仿真时又能正常仿真。我发现当用rtl仿真时在Modelsim-Altera的file目录中仅有stdlogic.vhd、standard.vhd、textio.vhd文件,而用门级仿真时多出来timing_b.vhd、primtvs_b.vhd、cyclone2_atom.vhd、cyclone2_atom_components.vhd、mti_std_logic_arith.vhd文件.这些都是自动加入进来的但为什么在功能仿真时不会加入呢
更奇怪的是 当我单独使用Modelsim—Altera新建一个工程,把Quaetus2工程下的。vho和vht文件加入工程中又能进行功能仿真了,这到底是为什么啊。
另一个问题(困扰了很久了):另一个工程同样的采用上述的门级仿真方法,在modelsim仿真时候报出如下两个错误:
Error: ModelSim-Altera Error: # ** Error: (vsim-SDF-3248) buhuotest1_8_1200mv_85c_vhd_slow.sdo(5329): SDF construct maps to generic 'tpd_clk_dataout_posedge' which is of an incorrect type or size. Expected type VitalDelayArrayType with 2 elements.

Error: ModelSim-Altera Error: # ** Error: (vsim-SDF-3248) buhuotest1_8_1200mv_85c_vhd_slow.sdo(5333): SDF construct maps to generic 'tsetup_dataa_clk_noedge_posedge' which is of an incorrect type or size. Expected type VitalDelayArrayType with 0 elements.
这是什么错啊 查了很多网站都找不着啊? 是不是我的时序约束有问题啊 怎么解决呢 求大家帮帮忙看
1 楼:tianguau 时间:2009-9-07 22:40:43
应该是代码错了,好好看看吧,没有看懂你说的什么。。。
2 楼:zhr_jun 时间:2009-9-08 08:44:46
额, 代码没有错啊!
我在上面分述了两个问题,第一个问题是说rtl仿真有出不来结果但是门级仿真确可以正常运行,我所有的quartus工程都出现了这个问题。
第二个问题出现在我的某一个quaetus工程当中,不但rtl仿真出不了结果,门级仿真还报出如上面所示的错误。不懂哪里出了问题呢
大家讨论下吧
3 楼:zhr_jun 时间:2009-9-11 18:05:25
后来发现,这个错误是由Quartus2定制的乘法器引起的。
单独的对一个调用lmp_mult的工程进行modelsim后仿真的时候同样会报出上面的SDF的错误,可是调用其他lmp插件进行仿真确不会出现这个问题,这到底是为什么呀呀呀呀